原名:Improving Early Design Stage Timing Modeling in Multicore Based Real-Time Systems
作品简介:因为对于每条模拟指令，时序模拟器都会执行数百甚至数千条本机指令，以对模拟指令在模拟 CPU、高速缓存、互连网络等上产生的延迟进行建模。这可能会导致 100x-1000x 范围内的速度减慢。这。……
资源下载
VIP免费升级VIP
原名:Improving Early Design Stage Timing Modeling in Multicore Based Real-Time Systems
作品简介:因为对于每条模拟指令，时序模拟器都会执行数百甚至数千条本机指令，以对模拟指令在模拟 CPU、高速缓存、互连网络等上产生的延迟进行建模。这可能会导致 100x-1000x 范围内的速度减慢。这。……
